Nueva tecnología cuádruple de unión de túnel magnético (MTJ) que proporciona una mejor resistencia y retención de datos confiable

La nueva tecnología cuádruple de unión de túnel magnético proporciona resistencia y retención de datos confiable

Figura 1: Ilustración esquemática del nuevo concepto de tecnología avanzada Quad-MTJ. Basado en la tecnología de interfaz cuádruple con alta retención durante 10 años, el Quad-MTJ avanzado logra una propiedad de alta resistencia al introducir (i) una barrera de RA MgO baja, (ii) un volcado magnético bajo en la capa de grabación y (iii) una capa de referencia estable . Crédito: IEEE y Universidad de Tohoku

El grupo del profesor Tetsuo Endoh en el Centro de Electrónica Integrada Innovadora de la Universidad de Tohoku ha anunciado una nueva tecnología cuádruple de unión de túnel magnético (MTJ) que proporciona una mejor resistencia y retención de datos confiable 攐 10 años 攂 más allá de la generación 1X nm.

Esta novedosa tecnología Quad cumple con los requisitos de diseño para el nodo semiconductor de óxido metálico complementario (CMOS) de última generación de X nm y allanará el camino para un consumo de energía ultrabajo para los dispositivos de borde de Internet de las cosas (IoT). en comunicaciones móviles, industria automotriz, electrónica de consumo y equipos industriales / de infraestructura.

Los resultados se presentarán en junio en una conferencia internacional sobre circuitos integrados de semiconductores de gran escala titulada “Simposios 2021 sobre tecnología y circuitos VLSI”. La conferencia tiene lugar del 13 al 19 de junio.

El desarrollo de sociedades inteligentes mediante el uso de IoT, IA y redes basadas en los sistemas de comunicación móvil de próxima generación requiere que los dispositivos periféricos sean más eficientes en el consumo de energía. Una mayor eficiencia energética también contribuye al objetivo de convertirse en carbono neutral.

Muchos circuitos lógicos incorporados con memoria de acceso aleatorio magnetorresistiva de transferencia de giro y torque (STT-MRAM) como una tecnología de bajo consumo de energía. Sin embargo, el cumplimiento de las reglas de diseño del CMOS de X nm requiere que el diámetro de MTJ se forme utilizando el proceso de final de línea (BEOL) y debe fabricarse a una generación de 1X nm.

Nueva tecnología cuádruple de unión de túnel magnético (MTJ) que proporciona una mejor resistencia y retención de datos confiable
Figura 2: (a) Muestra la estabilidad térmica del diámetro circular para el MTJ de interfaz cuádruple avanzado de diseño novedoso desarrollado en este estudio y el MTJ de interfaz doble convencional. (b) Demuestra el número de ciclos de escritura (resistencia) de los avanzados Quad-MTJ y Double-MTJ de 18 nm. La resistencia del Quad-MTJ avanzado de 18 nm supera al menos 6 脳 1011 debido a la alta eficiencia de escritura de la nueva tecnología Quad. (c) Indica la constante de amortiguación de los nuevos materiales ferromagnéticos utilizados para registrar las capas 1 y 2. La constante de amortiguación magnética disminuye en el orden de Simple, Doble y Cuádruple, logrando un bajo consumo de energía y una alta resistencia. Crédito: IEEE y Universidad de Tohoku

El MTJ de interfaz cuádruple desarrollado (Quad MTJ) – el primero de su tipo 攈 como tres nuevas tecnologías: (i) una tecnología de RA baja, (ii) un material de baja amortiguación en la capa de grabación, y (iii) una capa de referencia estable .

Esto le permitió tener (1) mejores características de retención de más de 10 años, (2) resistencia que excedió al menos 6 X 1011, (3) una operación de escritura de alta velocidad de 10 nanosegundos, (4) una operación de bajo consumo de energía del 20% y (5) una baja tasa de error de escritura combinada con un diámetro circular de 18 nm. Además, el Quad-MTJ tiene características de alta retención y alta resistencia a una operación de alta velocidad de 10 ns. ¿Esta es la primera vez en el mundo que condiciones severas 1? se han realizado en la generación 1X nm.

El Quad-MTJ de 18nm posee una tecnología STT-MRAM de gran capacidad que es más pequeña que la memoria estática de acceso aleatorio (SRAM). Como tal, se espera que reemplace SRAM para la generación X nm en lógica CMOS. Esto significa que la aplicación de STT-MRAM puede expandirse a la lógica de vanguardia, logrando un consumo de energía ultra, excelente escalabilidad y alta confiabilidad en los procesadores de aplicaciones.


Similar Posts

Leave a Reply